MiSTer FPGAのセガサターンコアがもうすぐお目見えか? αバージョンがテスト開始

MiSTer FPGAのセガサターンコアがもうすぐお目見えか? αバージョンがテスト開始

ウクライナのMiSTer FPGA開発者であるSergey Dvodnenko氏によるセガサターンコアが、どうやらもうすぐ披露されそうな動きがあるようです。今のところgithubのプルリクエストがあった程度で実際に入手できるようではないようですが、James氏がツイッターでセガサターンコアが動作している様子を投稿しています。

それによると、噂されていたSDRAMの数は一般的なMiSTer FPGAのコアと同じひとつで済むとのこと。ただし、デュアルSDRAMのほうが、より多くのゲームを動かすことができるようです。いずれにせよ、今後の動きにも注目していきたいところですね。

●デュアルRAMを搭載したMiSTer FPGAでのセガサターンコアの動作チェックリスト
https://docs.google.com/spreadsheets/d/1j7x_uX7WLA60dgOlvGVqqSdf1Gez8-rXN2MBJS7ThA8/edit#gid=0

●Saturn: initial support. by srg320 · Pull Request #612 · MiSTer-devel/Main_MiSTer · GitHub
https://github.com/MiSTer-devel/Main_MiSTer/pull/612


コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です

CAPTCHA


%d人のブロガーが「いいね」をつけました。